?信號(hào)完整性與電源完整性設(shè)計(jì)技術(shù)高級(jí)課程

課程目錄

第一章?基礎(chǔ)知識(shí)?

1.1?高速數(shù)字電路設(shè)計(jì)問(wèn)題概述

1.2?信號(hào)完整性的研究?jī)?nèi)容

1.3?研究信號(hào)完整性的目的

1.4?高速電路中的電容特性

1.5?高速電路中的電感特性

1.6?互感電容引起容性串?dāng)_

1.7?互感電感引起感性串?dāng)_

1.8?拐點(diǎn)頻率和信號(hào)上升時(shí)間

1.9?信號(hào)在不同介質(zhì)中的傳輸延遲

1.10?區(qū)分集總電路與分布電路

第二章?反射的產(chǎn)生和消除反射的方法

2.1?阻抗突變產(chǎn)生反射

2.2?常見(jiàn)傳輸線結(jié)構(gòu)

2.3?傳輸線特性阻抗及傳輸延遲

2.4?源端阻抗及負(fù)載阻抗的影響

2.5?未端接的傳輸線反射?

2.6?源端端接?

2.7?末端端接

2.8?中間端接

2.9?常用互連拓?fù)浣Y(jié)構(gòu)

第三章??串?dāng)_的產(chǎn)生和降低串?dāng)_的措施

3.1?影響串?dāng)_的主要因素

3.2?最短電流路徑

3.3?感性串?dāng)_與容性串?dāng)_

3.4?近端串?dāng)_與遠(yuǎn)端串?dāng)_

3.5?降低串?dāng)_的主要措施

3.6?常見(jiàn)加劇串?dāng)_的PCB錯(cuò)誤分析

3.7?多層PCB結(jié)構(gòu)設(shè)計(jì)

第四章?電源完整性（PI）設(shè)計(jì)

4.1?電源完整性（PI）設(shè)計(jì)要點(diǎn)概述

4.2?電源噪聲的危害

4.3?電源噪聲是怎么產(chǎn)生的

4.4?電源分配系統(tǒng)（PDN）噪聲余量分析

4.5?PDN系統(tǒng)構(gòu)成

4.6?PDN系統(tǒng)去耦設(shè)計(jì)

4.7?PDN系統(tǒng)的IR-Drop分析及處理方法

4.8?同步開(kāi)關(guān)噪聲SSN

第五章?高速互連鏈路中的不連續(xù)性

5.1?直角走線的影響

5.2?走線的邊緣效應(yīng)與特性阻抗

5.3?過(guò)孔的影響

5.4?AC耦合電容

5.5?跨平面分割

5.6?焊盤(pán)

5.7?線寬變化

5.8?殘樁與分支

5.9?測(cè)試焊盤(pán)