使用6系列FPGA產(chǎn)品進(jìn)行設(shè)計(jì)培訓(xùn)之

利用 Spartan-6 和 Virtex-6 系列進(jìn)行設(shè)計(jì)培訓(xùn)

課程概要

1

• Spartan-6 FPGA 簡介
• Virtex-6 FPGA 簡介
• CLB 架構(gòu)
• HDL 編碼技術(shù)
• 實(shí)驗(yàn)1：CLB 資源
• 存儲(chǔ)器資源
• DSP 資源

2

• 實(shí)驗(yàn)2：DSP 資源
• 基本 I/O 資源
• Spartan-6 FPGA I/O 資源
• Virtex-6 FPGA I/O 資源
• 實(shí)驗(yàn)3：I/O 資源
• 基本時(shí)鐘控制資源

3

• Spartan-6 FPGA 時(shí)鐘控制資源
• Virtex-6 FPGA 時(shí)鐘控制資源
• 實(shí)驗(yàn)4：時(shí)鐘控制資源
• 存儲(chǔ)器控制器
• 專用硬件

?Spartan-6 系列課程概要

1

• Spartan-6 FPGA 簡介
• CLB 架構(gòu)
• HDL 編碼技術(shù)
• 實(shí)驗(yàn)1：CLB 資源
• 存儲(chǔ)器資源
• DSP 資源
• 實(shí)驗(yàn)2：DSP 資源
• 基本 I/O 資源
• Spartan-6 FPGA I/O 資源

2

• 實(shí)驗(yàn)3：I/O 資源
• 基本時(shí)鐘控制資源
• Spartan-6 FPGA 時(shí)鐘控制資源
• 實(shí)驗(yàn)4：時(shí)鐘控制資源
• 存儲(chǔ)器控制器
• 專用硬件

Virtex-6 系列課程概要

1

• Virtex-6 FPGA 簡介
• CLB 架構(gòu)
• HDL 編碼技術(shù)
• 實(shí)驗(yàn)1：CLB 資源
• 存儲(chǔ)器資源
• DSP 資源
• 實(shí)驗(yàn)2：DSP 資源
• 基本 I/O 資源

2

• Virtex-6 FPGA I/O 資源
• 實(shí)驗(yàn)3：I/O 資源
• 基本時(shí)鐘控制資源
• Virtex-6 FPGA 時(shí)鐘控制資源
• 實(shí)驗(yàn)4：時(shí)鐘控制資源
• 存儲(chǔ)器控制器
• 專用硬件