FPGA數(shù)字信號(hào)處理設(shè)計(jì)培訓(xùn)

課程概述

???? 本課程分為兩個(gè)專題，分別針對(duì)Altera和Xilinx的數(shù)字信號(hào)處理解決方案進(jìn)行培訓(xùn)。分別針對(duì)Altera/Xilinx FPGA的DSP 解決方案，圍繞數(shù)字信號(hào)處理原理，系統(tǒng)算法結(jié)構(gòu)及RTL仿真，Matlab及Simulink，DSP Builder/System Generator 工具箱，軟硬件協(xié)同調(diào)試等內(nèi)容展開培訓(xùn)，通過通信、多媒體等領(lǐng)域的案例對(duì)FPGA的算法實(shí)現(xiàn)進(jìn)行深入分析。

課程目標(biāo)

?

?

?

1.熟悉數(shù)字信號(hào)處理的FPGA解決方案及設(shè)計(jì)流程
??? 2.掌握常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)方法
??? 3.掌握常用數(shù)字信號(hào)處理算法的FPGA實(shí)現(xiàn)方法
??? 4.熟悉MATLAB基本操作方法
??? 5.掌握MATLAB語(yǔ)言及M文件語(yǔ)法
??? 6.掌握Simulink建模方法
??? 7.熟悉Altera/Xilinx數(shù)字信號(hào)處理IP
??? 8.掌握DSP Builder/System Generator設(shè)計(jì)工具設(shè)計(jì)方法
??? 9.掌握FPGA的Simulink建模方法
??? 10.掌握軟硬件協(xié)同仿真方法
??? 11.掌握相關(guān)設(shè)計(jì)工具的使用及協(xié)同方法
??? 12.了解通信、圖像、語(yǔ)音等領(lǐng)域的常見應(yīng)用及典型案例

培訓(xùn)內(nèi)容

1. 數(shù)字信號(hào)處理的FPGA解決方案及設(shè)計(jì)流程
?? 本節(jié)將介紹利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)勢(shì)，對(duì)比常規(guī)數(shù)字信號(hào)處理設(shè)計(jì)流程和基于FPGA的數(shù)字信號(hào)處理設(shè)計(jì)流程的異同點(diǎn)，使學(xué)員了解Altera的數(shù)字信號(hào)處理解決方案及設(shè)計(jì)流程。

2. 常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)
?? 本節(jié)將介紹FPGA中數(shù)的表示方法，幫助學(xué)員理解定點(diǎn)數(shù)和浮點(diǎn)數(shù)的表示方法，掌握基本的算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)

3. 數(shù)字信號(hào)處理基礎(chǔ)及其FPGA實(shí)現(xiàn)
?? 本節(jié)將重點(diǎn)介紹幾種常用的數(shù)字信號(hào)處理方法，并給出其硬件語(yǔ)言描述方法和Altera IP核實(shí)現(xiàn)方法，為使用FPGA進(jìn)行更復(fù)雜的數(shù)字信號(hào)處理打下基礎(chǔ)。
?

4. 常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)及仿真訓(xùn)練
?? 本節(jié)通過學(xué)員動(dòng)手及進(jìn)行實(shí)驗(yàn)，掌握常見的算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)方法，熟悉QuartusII，Synplify，Modelsim等常用工具的使用方法，為課程的進(jìn)一步學(xué)習(xí)打下基礎(chǔ)。
?

5. 典型數(shù)字信號(hào)處理算法實(shí)現(xiàn)及仿真訓(xùn)練
?? 本節(jié)由學(xué)員動(dòng)手完成幾個(gè)典型數(shù)字信號(hào)處理算法實(shí)驗(yàn)，掌握在QuartusII中生成及例化IP的方法，掌握利用Modelsim進(jìn)行IP核仿真的方法。
?

6. MATLAB基礎(chǔ)
?? 本節(jié)為學(xué)員介紹MATLAB的基礎(chǔ)知識(shí)，使學(xué)員了解MATLAB工具的強(qiáng)大功能，學(xué)會(huì)MATLAB界面操作及常用操作命令

7. MATLAB語(yǔ)言
?? 本節(jié)為學(xué)員介紹較為深層的MATLAB內(nèi)容，包括腳本，函數(shù)，M語(yǔ)言語(yǔ)法，M程序調(diào)試等，使學(xué)員掌握這種高效的工程計(jì)算語(yǔ)言，為進(jìn)行系統(tǒng)級(jí)的算法開發(fā)打下基礎(chǔ)。
?

8. Simulink基礎(chǔ)
?? 本節(jié)為學(xué)員介紹使用Simulink來(lái)進(jìn)行系統(tǒng)建模、仿真和分析的方法，并介紹Simulink 的部分軟件工具包，使學(xué)員學(xué)會(huì)這種圖形化建模的方法，同時(shí)為學(xué)員介紹Altera為Simulink擴(kuò)展的DSP Builder工具箱。
?

9. MATLAB基礎(chǔ)實(shí)驗(yàn)
?? 本節(jié)由學(xué)員完成一系列有針對(duì)性的簡(jiǎn)單實(shí)驗(yàn)，使學(xué)員掌握MATLAB基本的界面環(huán)境操作方法及簡(jiǎn)單的MATLAB操作方法。
?

10. MATLAB語(yǔ)言基礎(chǔ)實(shí)驗(yàn)
?? 本節(jié)以M語(yǔ)言為主要實(shí)驗(yàn)對(duì)象，學(xué)員通過編寫M文件及M函數(shù)，實(shí)現(xiàn)特定的功能。通過練習(xí)，學(xué)員將掌握使用MATLAB進(jìn)行算法仿真的方法。
?

11. Simulink建模實(shí)驗(yàn)
?? 本節(jié)以Simulink基礎(chǔ)工具箱及幾個(gè)典型的工具箱為實(shí)驗(yàn)基礎(chǔ)，使學(xué)員在實(shí)踐中掌握Simulink的圖形化建模方法及集成開發(fā)工具的使用方法。

12. Altera數(shù)字信號(hào)處理IP
?? 本節(jié)將介紹Altera FPGA的DSP資源結(jié)構(gòu)以及Altera提供的重要數(shù)字信號(hào)處理IP，通過學(xué)習(xí)學(xué)員將了解使用Altera FPGA進(jìn)行數(shù)字信號(hào)處理的特殊資源。
?

13. DSP Builder工具箱
?? 本節(jié)對(duì)Altera的DSP Builder工具箱進(jìn)行詳細(xì)介紹，包括包含的IP模塊，工具，參數(shù)，使用方法等，使學(xué)員了解此工具箱的結(jié)構(gòu)，掌握其使用方法。
?

14. DSP Builder建模方法及設(shè)計(jì)要點(diǎn)
?? 本節(jié)從系統(tǒng)層面上對(duì)使用DSP Builder工具進(jìn)行數(shù)字信號(hào)處理建模時(shí)的設(shè)計(jì)要點(diǎn)，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)方法，層次化設(shè)計(jì)方法，設(shè)計(jì)工具間的接口方法以及軟硬件協(xié)同仿真方法進(jìn)行了介紹。
?

15. 建立第一個(gè)DSP Builder工程
?? 本節(jié)由學(xué)員動(dòng)手完成一個(gè)簡(jiǎn)單的DSP Builder工程，學(xué)習(xí)模塊調(diào)用方法，參數(shù)設(shè)置方法，完成仿真并在開發(fā)板上實(shí)現(xiàn)。
?

16. DSP Builder的SOPC接口設(shè)計(jì)實(shí)驗(yàn)
?? 本節(jié)通過SOPC Builder來(lái)調(diào)用DSP Builder模塊，學(xué)習(xí)嵌入式工具和算法工具之間的協(xié)同設(shè)計(jì)方法。
?

17. DSP Builder使用HDL模塊實(shí)驗(yàn)
?? 本節(jié)由學(xué)員完成包含HDL Import模塊的系統(tǒng)建模實(shí)驗(yàn)，學(xué)會(huì)在Simulink中添加自定義HDL功能模塊的方法。
?

18. DSP Builder硬件在環(huán)HIL實(shí)驗(yàn)
?? 本節(jié)是一個(gè)Hardware In the Loop的軟硬件協(xié)同仿真實(shí)驗(yàn)，通過實(shí)驗(yàn)學(xué)員可以掌握DSP Builder算法模塊在FPGA中實(shí)現(xiàn)并將輸出利用Simulink工具進(jìn)行仿真調(diào)試的方法。

19. 通信處理系統(tǒng)
?? 本節(jié)以通信領(lǐng)域?yàn)楸尘埃瑢?duì)通信系統(tǒng)及軟件無(wú)線電的結(jié)構(gòu)進(jìn)行介紹，分析常見的通信收發(fā)信機(jī)中的常見Verilog算法實(shí)現(xiàn)。
?

20. 圖像處理系統(tǒng)
?? 本節(jié)以圖像處理領(lǐng)域?yàn)楸尘?，?duì)圖像處理的MATLAB實(shí)現(xiàn)進(jìn)行介紹，對(duì)Simulink的圖像處理工具箱以及DSPBuilder的相關(guān)模塊進(jìn)行介紹。
?

21. 語(yǔ)音處理系統(tǒng)
?? 本節(jié)以語(yǔ)言處理領(lǐng)域?yàn)楸尘?，介紹語(yǔ)音處理的基本原理及利用MATLAB進(jìn)行語(yǔ)音處理系統(tǒng)仿真的操作方法，對(duì)信號(hào)處理工具箱和DSP Builder中語(yǔ)音處理的相關(guān)模塊進(jìn)行介紹。
?

22. 調(diào)制解調(diào)的Verilog和Matlab實(shí)驗(yàn)
?? 本節(jié)和學(xué)員一起完成典型調(diào)制解調(diào)算法的Verilog及MATLAB設(shè)計(jì)與仿真，加深學(xué)員對(duì)Verilog語(yǔ)言及MATLAB的認(rèn)識(shí)。
?

23. 圖像邊緣檢測(cè)HIL實(shí)驗(yàn)
?? 本節(jié)和學(xué)員一起完成圖像邊緣檢測(cè)算法的實(shí)驗(yàn)，使用DSP Builder和開發(fā)板完成HIL軟硬件協(xié)同仿真，加深學(xué)員對(duì)DSP Builder工具和FPGA實(shí)現(xiàn)的認(rèn)識(shí)。
24. 語(yǔ)音回聲系統(tǒng)實(shí)驗(yàn)
?? 本節(jié)和學(xué)員一起完成一個(gè)語(yǔ)音回聲系統(tǒng)實(shí)驗(yàn)，使學(xué)員從最感性的語(yǔ)音到基于FPGA的數(shù)字信號(hào)處理有一個(gè)完整的

認(rèn)識(shí)。
?

以上課程可以根據(jù)企業(yè)實(shí)際需要進(jìn)行定制安排。

詳情請(qǐng)咨詢：010-62883247????