課程安排

一、?介紹Vitis軟件和入手教程

1.?Vitis軟件平臺原理、軟件界面和開發(fā)流程介紹，包括各組件功能、軟件安裝、軟件和硬件仿真、相關(guān)工具Vivado、Petalinux、HLS和SDK及它們之間的關(guān)系。

2.?異構(gòu)加速kernel的創(chuàng)建、接口、生成和調(diào)用，用硬件代替軟件算法提高算力。

3.?ZYNQ和PYNQ系列開發(fā)板介紹，鏡像安裝和升級,硬件搭建和網(wǎng)絡(luò)配置。

4.?用Vitis創(chuàng)建Hello World、Memory、設(shè)備測試和FSBL鏡像啟動等項目并在系列開發(fā)板上運(yùn)行。

二、?介紹HLS?C++硬件加速和IP封裝原理、HLS軟件，并通過GUI和Tcl 創(chuàng)建HLS若干教程，熟悉了解HLS技術(shù)。

1.?Vivado HLS硬件加速原理、開發(fā)語言、開發(fā)流程、加速方法pipeline和unroll、array partition和reshape等。

2.?使用Vivado HLS?GUI界面創(chuàng)建HLS?C++項目，CSIM仿真驗(yàn)證，SYNTH綜合，COSIM?RTL驗(yàn)證并打包成IP核，并運(yùn)用Analysis和Resource分析timing和violation。

3.?使用Tcl命令創(chuàng)建、驗(yàn)證、綜合和打包HLS?C++項目，并比較不同優(yōu)化方法的Latency、Interval和資源利用率。

4.?學(xué)習(xí)使用IP集成器設(shè)計調(diào)用和打包IP核，創(chuàng)建一個項目包含Tcl生成的兩個IP核，調(diào)用一個Xilinx FFT IP核，打包并驗(yàn)證設(shè)計。

三、?學(xué)習(xí)Xilinx定制嵌入式Linux軟件工具Petalinux軟件及重要概念。

1.?定制Linux工具Petalinx軟件原理和開發(fā)流程介紹。

2.?工程文件參數(shù)配置、本地sstate-cache和根文件系統(tǒng)配置介紹。

3.?網(wǎng)絡(luò)連接、鏡像源和域名服務(wù)器的配置。

4.?定制模塊module、層layer、應(yīng)用app和軟件包package的方法。

5.?開機(jī)自啟動程序配置方法。

6.?設(shè)備樹的概念和設(shè)置

7.?開發(fā)板編譯功能的設(shè)計方法，再不用交叉編譯。

8.?硬件設(shè)計的升級方法。

9.?啟動串口輸出內(nèi)容介紹與故障診斷。

10.?鏡像文件BOOT、image.ub和root文件介紹。

11.?SD啟動盤的制作和燒寫。

四、?定制一個完整的VITIS異構(gòu)加速平臺。

1.?使用vivado設(shè)計含異構(gòu)加速功能的ZYNQ硬件平臺。

2.?使用Petalinux定制含異構(gòu)加速驅(qū)動的ZYNQ?Linux軟件平臺。

3.?使用Vitis創(chuàng)建應(yīng)用程序調(diào)用平臺，完成設(shè)計目的。

五、?學(xué)習(xí)使用Vitis軟件GUI和命令行開發(fā)基于RTL、C、C++或OpenCL C的FPGA硬件加速項目，進(jìn)行評估、分析和優(yōu)化，以掌握異構(gòu)加速項目的設(shè)計方法，其中第5個例程可能選擇其他異構(gòu)加速項目。

1.?使用Vitis創(chuàng)建RTL向量加法器項目，并運(yùn)用Vitis Analyzer對時間線和DDR傳輸性能進(jìn)行分析。

2.?使用Vitis C++/OpenCL分別使用界面方法和使用命令行創(chuàng)建向量加法器項目，由Vitis調(diào)用Vivado HLS生成硬件kernel，運(yùn)行仿真，并在系列開發(fā)板上進(jìn)行測試。

3.?使用HLS常用優(yōu)化方法對前面的例程項目進(jìn)行優(yōu)化和仿真，用Vitis Analyzer獲得HLS報告,分析觀察優(yōu)化前后的加速器運(yùn)行狀態(tài)和性能。

4.?介紹Vitis?Opencv視覺硬件加速庫技術(shù)，創(chuàng)建加速項目對圖像進(jìn)行處理。

5.?用Vitis設(shè)計數(shù)字濾波器有限長單位沖激響應(yīng)（FIR）濾波器，并進(jìn)行軟件和硬件仿真。