 UVM驗證就業(yè)培訓班 |
||||||||||||||||||||
| 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
||||||||||||||||||||
| 為了保證培訓效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限3人到5人，多余人員安排到下一期進行。 | ||||||||||||||||||||
| 培養(yǎng)對象 |
||||||||||||||||||||
1.理工科背景，有志于數(shù)字集成電路設計工作的學生和轉行人員； ★ 可以通過培訓快速進去進入IC行業(yè)的專業(yè)：
|
||||||||||||||||||||
| 就業(yè)服務 |
||||||||||||||||||||
面試筆試題詳細講解 簡歷打磨 模擬面試 公司內部推薦（部分公司直接安排面試） 未來職業(yè)規(guī)劃 |
||||||||||||||||||||
| 授課方式 |
||||||||||||||||||||
在線直播授課+服務器登錄實訓，也可以線下現(xiàn)場培訓。 督導老師每天跟蹤學習情況，充分調動你的學習激情。 每天有資深的IC老司機帶著你學習做項目， 你唯一需要保障的只是時間和堅持。 |
||||||||||||||||||||
| 上課時間 |
||||||||||||||||||||
| 最近開課時間：2020年11月30日 | ||||||||||||||||||||
| 課程目標 |
||||||||||||||||||||
|
IC設計培訓課程可以讓學員深入了解復雜芯片的基本模塊建立，把握時序的計算及其調整，
掌握DFT的概念和重要性及其實際應用，了解后端的芯片流片過程以及影響芯片性能的各種因數(shù)，掌握如何提高整個芯片設計的成功率和高性能，能夠獨立完成各個流程的設計，并大幅度提高個人在IC設計各個環(huán)節(jié)中的設計能力。 主要內容： 集成電路設計流程及IC版圖設計 總體設計及布局規(guī)劃 各種電路的版圖實現(xiàn)及驗證 版圖設計中各種技術考量 實驗課內容： 完成一個大型芯片的全部版圖設計 |
||||||||||||||||||||
| 免費頒發(fā)相關工程師等資格證書 |
||||||||||||||||||||
| ☆注重質量 ☆邊講邊練 專注高端培訓16年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力 得到大家的認同，受到用人單位的廣泛贊譽。 |
||||||||||||||||||||
本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具， 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！ |
||||||||||||||||||||
| 質量保障 |
||||||||||||||||||||
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽； |
||||||||||||||||||||
| UVM驗證培訓班 |
||||||||||||||||||||
第一階段 |
||||||||||||||||||||
課程說明： 2.SystemVerilog 語義語法 3.SystemVerilog 并發(fā)操作機制 4.Object Oriented Programming (OOP) 面向對象的編程 5.SystemVerilog 內部通信機制 6.SystemVerilog Assertion 7.功能覆蓋率統(tǒng)計 |
||||||||||||||||||||
第二階段 SystemVerilog UVM 驗證 |
||||||||||||||||||||
| 課程說明： UVM驗證方法學是針對數(shù)字電路驗證技術高級學員的課程，是數(shù)字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述，更重要的是對UVM驗證方法學的理論和用法的歸納，總結和升華，通過UVM驗證方法學課程的學習可以快速成為一名優(yōu)秀的IC驗證工程師。 2. UVM 消息服務機制 3. UVM 數(shù)據(jù)建模 4. UVM component factory and configuration 5. TLM communication 6. UVM callback 7. UVM sequence and sequencer 8. Advance on UVM phase 9. Register Abstraction Layer (RAL) |
||||||||||||||||||||
第三階段 SystemVerilog UVM SPI和HOST IP驗證 |
||||||||||||||||||||
|
||||||||||||||||||||
第四階段 UVM高階培訓 |
||||||||||||||||||||
|
||||||||||||||||||||
第五階段 UVM高階培訓 |
||||||||||||||||||||
|
加入高級會員獲得助教答疑
