?課程目標(biāo)：
通過該課程的學(xué)習(xí)，學(xué)員應(yīng)能夠基本掌握FPGA的開發(fā)流程，熟悉Xilinx開發(fā)工具ISE的使用技巧以及FPGA器件的特性。學(xué)員應(yīng)能夠基本掌握Verilog?HDL語言的開發(fā)，并形成硬件編程思維能力。通過對(duì)例程的學(xué)習(xí)，學(xué)員應(yīng)能夠舉一反三，在FPGA上獨(dú)立開發(fā)應(yīng)用程序并掌握仿真和調(diào)試等技能。
?
課程大綱：
|
主題
|
內(nèi)容
|
|
FPGA基礎(chǔ)知識(shí)
|
FPGA內(nèi)部結(jié)構(gòu)，Verilog編程語言，ISE開發(fā)環(huán)境的使用，F(xiàn)PGA的硬件設(shè)計(jì)，F(xiàn)PGA配置電路，JTAG電路原理等。
|
|
?
FPGA實(shí)驗(yàn)一
?
|
用一個(gè)簡(jiǎn)單例子過一遍整個(gè)FPGA設(shè)計(jì)流程，包括代碼編寫、仿真、約束、FPGA原語和IP?core的調(diào)用、綜合和布局布線、IMPACT下載程序和Chipscope在線調(diào)試等。
|
|
?
FPGA設(shè)計(jì)中永恒的主題
|
技術(shù)干貨。講師結(jié)合大量的項(xiàng)目實(shí)踐經(jīng)驗(yàn)，講解FPGA設(shè)計(jì)中的關(guān)鍵問題，包括建立保持時(shí)間、同步設(shè)計(jì)、復(fù)位設(shè)計(jì)、跨時(shí)鐘域處理、狀態(tài)機(jī)設(shè)計(jì)等。?
|
|
?
優(yōu)秀的代碼風(fēng)格
FPGA實(shí)驗(yàn)二
|
在以上基礎(chǔ)上深入一些，理解硬件編程語言和軟件編程語言的本質(zhì)區(qū)別，介紹大公司優(yōu)秀的HDL代碼風(fēng)格。實(shí)驗(yàn)二以具體的例子向?qū)W員剖析硬件編程中易犯的錯(cuò)誤。深入理解時(shí)序分析工具的原理以及如何寫好時(shí)序約束文件。
|
|
基于FPGA的數(shù)字信號(hào)處理和高速數(shù)據(jù)接口
|
結(jié)合講師的項(xiàng)目經(jīng)驗(yàn)，講解FPGA在數(shù)字信號(hào)處理和高速數(shù)據(jù)連接領(lǐng)域的應(yīng)用。具體內(nèi)容包括怎樣實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，串行收發(fā)器原理和使用等。也會(huì)涉及到高速存儲(chǔ)器的應(yīng)用等知識(shí)點(diǎn)。
|
|
FPGA實(shí)驗(yàn)三?
自由問答
|
以一個(gè)比較復(fù)雜的設(shè)計(jì)為例，深入理解高速接口、高速存儲(chǔ)器、高速并行運(yùn)算等概念。留下一點(diǎn)時(shí)間，學(xué)員和講師進(jìn)行互動(dòng)問答。
|
?
以上課程可以根據(jù)客戶實(shí)際情況進(jìn)行靈活調(diào)整。
